Référence des brochages et connecteurs ASIC

Référence des broches pour les connecteurs standards des mineurs ASIC Bitcoin — borniers de sortie des PSU, le bornier de signal I2C 4 broches des APW12/APW9, le câble de signal 18 broches des hashboards, le connecteur de ventilateur châssis et le connecteur UART de débogage de la carte de contrôle. Chaque connecteur liste broche, signal, tension et notes, ancrés dans la Mining Bible D-Central. Les données par broche sont conservées en anglais (noms de signaux).

Réponse rapide

Cette référence cartographie broche par broche 7 connecteurs standards des mineurs ASIC Bitcoin (27 broches documentées) : le bornier de signal I2C 4 broches des APW12/APW9 de Bitmain (J15 : SDA, SCL, EN actif bas, GND), les sorties de puissance de l'APW12 (J3/J4 OUT1 rail hashboard 12–15 V jusqu'à 233 A, J6 OUT2 fixe 12 V, J31 ventilateur interne), le câble de signal 18 broches carte de contrôle vers hashboard (GND, logique 3,3 V, RST, I2C temp/EEPROM, UART TX/RX), le connecteur de ventilateur châssis 4 broches (GND, +12 V, tachymètre, PWM) et le connecteur UART de débogage de la carte de contrôle (115200 8N1, 3,3 V).

Utilisez-la pour identifier un connecteur avant de câbler, sonder ou réparer. CSV/JSON gratuits sous CC BY 4.0. La numérotation et le détrompage varient selon la révision de carte — vérifiez toujours la broche 1 sur votre carte, et ne branchez jamais un câble de signal à chaud.

Télécharger le CSV Télécharger le JSON API REST →

APW12 J15 — 4-pin signal / voltage-control terminal signal/control

S'applique à : APW12 (S19, S19 Pro, S19j, S19j Pro, T19). APW9/APW9+ expose the same PIC16F1704 I2C interface; APW17 is assumed identical (model string 'APW17_') but not independently verified in the Bible.

Broche	Signal	Tension	Notes
1	SDA	3.3V	I2C data line (open-drain, external pull-ups)
2	SCL	3.3V	I2C clock line (open-drain)
3	EN	3.3V logic	Enable — ACTIVE LOW; pull to GND to enable PSU output
4	GND	0V	Ground reference

I2C bus runs at ~400 Hz (not kHz) on slave address 0x10. With EN shorted to GND and no I2C master attached, the output defaults to ~15.2V — firmware must set the correct target voltage before loading the hash boards. Never hot-plug this signal cable; the 3.3V logic can be damaged.

Source : PSU_PROTOCOL_BIBLE.md §2 (APW12 Physical Interface) · vérifié le 2026-06

APW12 J3/J4 — OUT1 high-current DC output power

S'applique à : APW12 (S19 family). APW9/APW9+/APW17 provide an equivalent high-current hash-board output. Voltage is model-dependent: 12–15V on the S19-family APW12-1215; up to 14–17V on the APW12-1417 variant (L7/KA3).

Broche	Signal	Tension	Notes
J3/J4 (+)	OUT1 +12–15V DC	12–15V (tunable)	Hash-board power. Up to 233A via multiple parallel pins / copper bus bars. Voltage is set through the J15 I2C control (8-bit DAC).
J3/J4 (−)	GND / return	0V	High-current return

Main hash-board power rail. Connection order (physical): connect negative (GND) first, then positive (+12V), and insert the signal cable LAST. Reverse on removal. Never connect/disconnect the signal cable while power is applied.

Source : PSU_PROTOCOL_BIBLE.md §2, §13 · vérifié le 2026-06

APW12 J6 — OUT2 control-board / auxiliary 12V output power

S'applique à : APW12 family (control board + chassis fans).

Broche	Signal	Tension	Notes
J6 (+)	OUT2 +12V	12V fixed	15A max; powers the control board and chassis fans
J6 (−)	GND / return	0V	Return

Fixed 12V auxiliary rail, independent of the tunable OUT1. Comes up first at power-on (~1–2s) to boot the control board before the hash boards are energised.

Source : PSU_PROTOCOL_BIBLE.md §1 (Internal Architecture), §2 · vérifié le 2026-06

APW12 J31 — internal PSU fan power fan (PSU internal)

S'applique à : APW12 PSU internal cooling fan.

Broche	Signal	Tension	Notes
J31 (+)	+12V (auxiliary rail)	12V	PSU internal cooling fan power
J31 (−)	GND	0V	Return

Fed from the internal auxiliary 12V rail. The PSU fan is governed by the PSU's own internal PIC/PWM thermal circuitry — it is NOT exposed on the I2C interface and cannot be overridden by the control board.

Source : PSU_PROTOCOL_BIBLE.md §11 (Fan Control) · vérifié le 2026-06

Hash-board IO connector — 18-pin signal cable (control board ↔ hash board) signal/data

S'applique à : S19 / S21 generation (pin assignments confirmed across S19/S21 documentation). Numbering varies slightly by model generation — always verify against the specific board schematic.

Broche	Signal	Tension	Notes
1	GND	0V	Ground reference
2	VCC_3V3	3.3V	Logic power from control board (CB→HB)
3	RST	0–3.3V	Reset to the chip chain (CB→HB)
4	SDA (I2C)	3.3V	Temp-sensor / EEPROM data (bidirectional)
5	SCL (I2C)	3.3V	Temp-sensor / EEPROM clock (CB→HB)
6	GND	0V	Ground
7	TX / CI	3.3V	UART transmit — command input (CB→HB)
8	RX / RO	3.3V	UART receive — response output (HB→CB)
9–18	Various	—	Additional GND, VCC and status signals — verify against board schematic

Carries power (3.3V), ground and the digital chain signals (CLK, CI/RO, RST, temp-sensor I2C). On the hash board, the 3.3V UART is level-shifted down to the chips' signal levels (~1.1V on S21, up to ~1.8V on S19). Insert this cable LAST and remove it FIRST — the 3.3V signals are damaged by hot-plugging.

Source : HASHBOARD_DIAGNOSTICS.md §1.4 (IO Connector Pinout) + ANTMINER_ARCHITECTURE.md · vérifié le 2026-06

Chassis cooling fan header — 4-pin fan (chassis)

S'applique à : Antminer control-board fan headers (S9/S17/S19/S21 generations). Repair fixtures accept KF2510 4/6-pin and 5557 4-pin fan connectors.

Broche	Signal	Tension	Notes
1	GND	0V	Ground
2	+12V	12V	Fan power (from the OUT2 auxiliary rail)
3	TACH (sense)	open-collector pulse	Tachometer — fan-speed feedback to the control board
4	PWM (control)	logic duty-cycle	Speed-control input from the control board

Standard 4-wire DC fan signals: GND, +12V, tachometer (RPM sense) and PWM speed control. Chassis fans are driven by the CONTROL BOARD, not the PSU (Zynq: FPGA PWM timer — register 0x0084 sets duty, 0x0004 reads RPM; Amlogic: SoC PWM channels 0,1), targeting hash-board TMP75 temperatures. The Bible enumerates these four signals but not their connector position — the pin numbering here follows the standard 4-wire DC-fan convention; confirm pin 1 keying on your specific board before wiring.

Source : HASHBOARD_DIAGNOSTICS.md §11.4–§11.5 + PSU_PROTOCOL_BIBLE.md §11 (Miner Chassis Fans) · vérifié le 2026-06

Control-board UART debug header signal (debug)

S'applique à : Antminer control boards (Zynq and Amlogic generations). Used with a USB-to-TTL adapter (CP2102 / CH340) for serial diagnostics.

Broche	Signal	Tension	Notes
—	TX	3.3V logic	Control-board serial transmit → adapter RX
—	RX	3.3V logic	Control-board serial receive ← adapter TX
—	GND	0V	Common ground (connect first)
—	VCC	3.3V	Logic reference — usually leave unconnected when the board is self-powered

Serial console at 115200 8N1. The Bible documents the signal set and baud but not a fixed physical pin order — header position is board-specific, so identify TX/RX/GND with a multimeter or scope before connecting (3.3V logic; do not feed 5V TTL).

Source : ANTMINER_ARCHITECTURE.md + HASHBOARD_DIAGNOSTICS.md §11.6 (DIY Fixture / serial console 115200 8N1) · vérifié le 2026-06

Ancré dans la Mining Bible D-Central (PSU_PROTOCOL_BIBLE, HASHBOARD_DIAGNOSTICS, ANTMINER_ARCHITECTURE) — une référence standard de connecteurs et de broches, aucun détail de sécurité ou d'exploit. Les données par broche sont conservées en anglais (noms de signaux). Se combine avec la référence des PSU ASIC, la base de pièces de rechange, le guide de réparation des PSU et la référence des dimensions et poids. Vérifiez le détrompage de la broche 1 sur votre carte avant de câbler.

Produits, réparations et guides connexes

Dernière révision: 26 juillet 2026.