Passer au contenu

Bitcoin accepté au paiement  |  Expédié depuis Montréal, QC, Canada  |  Soutien expert depuis 2016

1325 Rue Bergar, Laval, QC support@d-central.tech 1-855-753-9997 Lun-Ven: 8:30 - 18:00

Référence de l’architecture des cartes de hachage ASIC

Réponse rapide

Cette matrice associe 15 modèles Antminer de Bitmain (SHA-256 et Scrypt) à la construction physique de leur carte de hachage — une ligne par modèle : puce ASIC, puces par carte, cartes par unité, puces au total, DOMAINES de tension par carte, puces par domaine, la tension de rail par DOMAINE (PAS par puce — la valeur par puce correspond au rail du domaine divisé par le nombre de puces par domaine), sortie du boost, présence d'un PIC et sa référence, référence de l'EEPROM, nombre de capteurs de température, quartz, alimentation d'origine, convertisseurs de niveau et la signature courante de rupture de chaîne. Par exemple, un Antminer S19 porte 76 puces BM1398 réparties sur 3 cartes (228 au total) en 38 domaines de 2 puces à ~0,36 V par domaine, PIC U3, EEPROM U5 ; un S21 porte 108 puces BM1368 en 12 domaines de 9 puces à ~1,2 V par domaine, sans PIC.

Utilisez-la pour identifier une carte avant de diagnostiquer ou de commander des pièces. CSV/JSON gratuits sous licence CC BY 4.0. Les références de composants varient selon la révision de carte — vérifiez sur la carte précise. Les tensions sont par domaine de tension, jamais par puce.

Schémas d'architecture

Trois schémas dessinés à la main et décrits en texte montrant comment ces cartes sont réellement construites — la chaîne de signal du S19 et le comportement de rupture de chaîne, l'échelle de tension par domaine, et en quoi les cartes S19 et S21 diffèrent. Les données complètes de chaque modèle sont dans la matrice ci-dessous.

Schéma de la chaîne de signal de la carte de hachage Antminer S19Block diagram: a control board running bmminer drives three hash boards (Chain 0, 1 and 2) over 18-pin ribbon cables. Each S19 board carries 76 BM1398 ASICs in 38 voltage domains of 2 chips at about 0.36 volts per domain. A detail view shows the chips daisy-chained: commands, the 25 MHz clock and reset flow forward from chip to chip (CI to CO), while nonce responses return in reverse (RO to RI). A PIC U3 and EEPROM U5 sit on an I2C side bus, outside the hash path. A red break between chip 4 and chip 5 shows how one dead chip blinds every chip downstream, so the controller counts only 4 of 76.Carte de hachage Antminer S19 — chaîne de signalBM1398 · three hash boards (Chain 0–2) · 76 chips/board · 38 domains × 2 chips · daisy-chained UARTCarte de contrôleLinux + bmminerMaître UART +25 MHz clock18-pin ribbon ×3Chain 076 × BM1398 · 38 domains × 2 chips · ~0.36 V / domainChain 176 × BM1398 · 38 domains × 2 chips · ~0.36 V / domainChain 276 × BM1398 · 38 domains × 2 chips · ~0.36 V / domainDans une chaîne — ASIC en guirlandeCommandes, horloge et reset vont vers l'avant (CI→CO) ; les nonces reviennent en sens inverse (RO→RI). Une puce morte aveugle tout ce qui suit.PIC U3calib. fréq. / tensionEEPROM U5ID carte + calib.(bus I2C latéral vers le contrôleur — hors du chemin de hachage)12345678CI→CO (avant)rupture de chaîneles puces en aval s'éteignent — le contrôleur n'en compte que 4 sur 76… 76avant — commandes, horloge 25 MHz, reset (CI→CO)inverse — retour des nonces / réponses (RO→RI)✕rupture de chaîne — chaque puce suivante disparaît du compte
Figure 1. La chaîne de signal du S19. Une carte de contrôle pilote trois cartes de hachage identiques (Chain 0–2) via des câbles-ruban 18 broches ; chaque carte compte 76 ASIC BM1398 en 38 domaines de tension de deux puces (~0,36 V par domaine). Dans une chaîne, les commandes, l'horloge 25 MHz et le reset se propagent vers l'avant de puce en puce (CI→CO), tandis que les réponses de nonce reviennent en sens inverse (RO→RI). Le PIC (U3) et l'EEPROM (U5) sont sur un bus I2C latéral, hors du chemin de hachage. Une seule puce morte rompt à la fois la chaîne d'alimentation série et la chaîne de signal, si bien que chaque puce en aval disparaît et que le contrôleur signale bien moins d'ASIC que la carte n'en porte réellement. Source : D-Central Mining Bible, HASHBOARD_DIAGNOSTICS.
Échelle de tension des domaines de puissance de l'Antminer S19Diagram: a 12 to 15 volt PSU feeds a boost converter that raises the rail from 14 to 19 volts. That 19 volt rail feeds a per-domain DC-DC converter in each of 38 voltage domains wired in series. Each domain contains 2 BM1398 chips and is regulated to about 0.36 volts, so the whole series string totals roughly 13.68 volts. The key point: voltage is measured across a domain, never across a single chip. Per-chip core voltage equals the domain rail divided by chips per domain, about 0.18 volts.Domaines de tension Antminer S19 — échelle de tension38 domains in series · 2 chips share one DC-DC per domain · measured per DOMAIN (~0.36 V), never per chip · boost 14 V → 19 VPSU / APW1212–15 V DCConvertisseur boost14 V in → 19 V out19 V boost rail → feeds every domain DC-DCD1◾◾DC-DC0.36 VD2◾◾DC-DC0.36 VD3◾◾DC-DC0.36 VD4◾◾DC-DC0.36 VD5◾◾DC-DC0.36 VD6◾◾DC-DC0.36 V…D38◾◾DC-DC0.36 Vbase de la série = GND (0 V)top ≈ 13.68 VTotal de la série : 38 domaines × ~0,36 V ≈ 13,68 V sur toute la chaîne série.Mesurez le DOMAINE, pas la puce.Each ~0.36 V reading spans a whole domain (2 series chips + one shared DC-DC). Per-chip corevoltage = domain rail ÷ chips-per-domain ≈ 0.18 V — you never probe a single chip’s core directly.Domains D1–D38 shown abbreviated. Values per D-Central Mining Bible (HASHBOARD_DIAGNOSTICS).
Figure 2. L'échelle des domaines de tension du S19. L'alimentation fournit 12–15 V, un convertisseur boost l'élève à un rail de 19 V, et ce rail alimente un convertisseur DC-DC dédié pour chacun des 38 domaines de tension. Les deux puces BM1398 d'un domaine sont câblées en série, si bien que le domaine se régule à ~0,36 V et que les 38 domaines s'empilent à ≈ 13,68 V sur toute la chaîne. Point crucial : ce ~0,36 V est une valeur par domaine — la valeur mesurée au banc couvre tout le domaine, pas une seule puce. La tension de cœur par puce est le rail du domaine divisé par le nombre de puces par domaine (≈ 0,18 V ici) et ne se mesure jamais directement. Source : D-Central Mining Bible, HASHBOARD_DIAGNOSTICS.
Comparaison de l'architecture des cartes de hachage Antminer S19 et S21Side-by-side comparison. The S19 (BM1398) splits 76 chips into 38 small voltage domains of 2 chips each at about 0.36 volts per domain, and carries a PIC calibration controller at U3. The S21 (BM1368) groups 108 chips into just 12 large domains of 9 chips each at about 1.2 volts per domain, and has no Contrôleur PIC. Bar strips show the S19 many narrow domains versus the S21 few wide domains.Architecture de carte — S19 vs S21Même idée, granularité différente : beaucoup de petits domaines (S19) vs peu de grands domaines (S21). Et attention au PIC.Antminer S19BM139838 domains × 2 chips = 76 chips / boardAntminer S21BM136812 domains × 9 chips = 108 chips / boardPuces / carte76Domaines de tension38Puces / domaine2Rail par domaine~0.36 VBoost14 V → 19 VContrôleur PICOUI — U3EEPROMU5Cartes / unité3 (228 total)Puces / carte108Domaines de tension12Puces / domaine9Rail par domaine~1.2 VBoost→ ~25 VContrôleur PICAUCUN (retiré)EEPROMU6Cartes / unité3 (324 total)Le microcontrôleur de calibration PIC est présent sur les cartes de type S19 (U3) mais a été retiré dans la génération BM1368 — une idée reçue fréquente en réparation de S21.
Figure 3. L'architecture des cartes S19 et S21 en un coup d'œil. Les barres rendent le compromis visible : le S19 (BM1398) répartit 76 puces sur 38 domaines de tension étroits de 2 puces (~0,36 V chacun), tandis que le S21 (BM1368) tasse 108 puces dans seulement 12 larges domaines de 9 puces (~1,2 V chacun). L'autre champ à noter est le contrôleur de calibration PIC : présent sur les cartes de type S19 sous la référence U3, mais entièrement retiré dans la génération BM1368 — un carte S21 n'a donc aucun PIC à reprogrammer. Source : D-Central Mining Bible, HASHBOARD_DIAGNOSTICS + ANTMINER_ARCHITECTURE.

Télécharger le CSV Télécharger le JSON API REST →

Antminer S9 BM1387

S9 (BM1387 generation) · Bitmain

Puces par carte63
Cartes par unité3
Total de puces par unité189
Domaines de tension/carte21
Puces par domaine3
Rail par DOMAINE (V)0.40
Sortie boost (V)unverified (no discrete boost stage documented; the 21 domains stack in series to ~8.4V from the ~12V PSU rail)
PIC présentyes
Référence PICunverified (per-board PIC addressed on I2C at 0x50 + (chain−1); S9 uses chains 6/7/8)
Référence EEPROMunverified (no EEPROM populated on the live-probed S9 at 0x50–0x54)
Capteurs de températureunverified
Quartz25 MHz
Alimentation d'origineAPW3++ / APW7
Convertisseurs de niveauyes (3.3V↔chip-level UART; count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 63 chips on a chain; the break is the chip immediately after the last detected chip (a dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO, so every chip downstream goes invisible).

Confiance : high on chip/domain/PSU; medium overall (board-level refdes not enumerated for S9 in the Bible)

Source : HASHBOARD_DIAGNOSTICS.md §1.2, §2.2, §3.5; ANTMINER_ARCHITECTURE.md (S9 I2C / control board)

Antminer S9k / S9 SE BM1387

S9 refresh (BM1387 generation) · Bitmain

Puces par carte60
Cartes par unité3
Total de puces par unité180
Domaines de tension/carte6
Puces par domaine10
Rail par DOMAINE (V)1.60
Sortie boost (V)unverified (no discrete boost stage documented; the 6 domains stack in series to ~9.6V from the ~12V PSU rail)
PIC présentyes
Référence PICunverified (PIC removed only at the BM1368/S21 generation, so the BM1387 board still carries one; refdes not enumerated)
Référence EEPROMunverified
Capteurs de températureunverified
Quartz25 MHz (Y1)
Alimentation d'origineAPW3 / APW3++
Convertisseurs de niveauyes (3.3V↔chip-level UART at the board interface; cross-domain shifters arrived at the S21 generation; count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 60 chips on a chain; the break is the chip immediately after the last detected chip (a dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO, so every chip downstream goes invisible).

Confiance : high on chip/domain structure and PSU — the Bible lists the S9k/S9SE board explicitly: 60 chips in 6 domains of 10, a different layout from the classic S9 (63 chips, 21×3); medium on component refdes (not enumerated)

Source : HASHBOARD_DIAGNOSTICS.md §1.2, §2.2, §3.4, §3.5; PSU_PROTOCOL_BIBLE.md §1 (APW3/APW3++ → S9k/S9 SE)

Antminer S15 BM1391

S15 (BM1391 generation) · Bitmain

Puces par carte72
Cartes par unité3
Total de puces par unité216
Domaines de tension/carte12
Puces par domaine6
Rail par DOMAINE (V)1.53
Sortie boost (V)unverified (APW8 supplies 16.32–20.04V directly; the ~18.36V domain stack runs off the PSU rail — no discrete boost stage documented)
PIC présentyes
Référence PICunverified (PIC removed only at the BM1368/S21 generation, so the BM1391 board still carries one; refdes not enumerated)
Référence EEPROMunverified
Capteurs de températureunverified
Quartz25 MHz (Y1)
Alimentation d'origineAPW8 (16–20V)
Convertisseurs de niveauyes (3.3V↔chip-level UART at the board interface; cross-domain shifters arrived at the S21 generation; count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 72 chips on a chain; the break is the chip immediately after the last detected chip (a dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO; all downstream chips go invisible).

Confiance : high on chip/domain structure and PSU (Bible §1.2 + §2.2); medium on component refdes (not enumerated)

Source : HASHBOARD_DIAGNOSTICS.md §1.2, §2.2, §3.4, §3.5; PSU_PROTOCOL_BIBLE.md §1 (APW8 16–20V → S15/T15)

Antminer T15 BM1391

T15 (BM1391 generation) · Bitmain

Puces par carte72
Cartes par unité3
Total de puces par unité216
Domaines de tension/carte12
Puces par domaine6
Rail par DOMAINE (V)1.65
Sortie boost (V)unverified (APW8 supplies 16.32–20.04V directly; the ~19.8V domain stack runs off the PSU rail — no discrete boost stage documented)
PIC présentyes
Référence PICunverified (PIC removed only at the BM1368/S21 generation, so the BM1391 board still carries one; refdes not enumerated)
Référence EEPROMunverified
Capteurs de températureunverified
Quartz25 MHz (Y1)
Alimentation d'origineAPW8 (16–20V)
Convertisseurs de niveauyes (3.3V↔chip-level UART at the board interface; cross-domain shifters arrived at the S21 generation; count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 72 chips on a chain; the break is the chip immediately after the last detected chip (a dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO; all downstream chips go invisible).

Confiance : high on chip/domain structure and PSU (Bible §1.2 + §2.2 — same 72-chip/12-domain BM1391 board as the S15, run at a higher 1.65V domain rail); medium on component refdes (not enumerated)

Source : HASHBOARD_DIAGNOSTICS.md §1.2, §2.2, §3.4, §3.5; PSU_PROTOCOL_BIBLE.md §1 (APW8 16–20V → S15/T15)

Antminer S17 / T17 BM1397

S17 / T17 (BM1397 generation) · Bitmain

Puces par carte48
Cartes par unité3
Total de puces par unité144
Domaines de tension/carte12
Puces par domaine4
Rail par DOMAINE (V)1.55
Sortie boost (V)unverified (APW9 supplies 14.5–21V directly; the ~18.5V domain stack may run without a discrete boost)
PIC présentyes
Référence PICunverified (PIC was removed only at the BM1368/S21 generation, so the BM1397 board still carries one; refdes not enumerated in the Bible)
Référence EEPROMunverified
Capteurs de températureunverified
Quartz25 MHz
Alimentation d'origineAPW9
Convertisseurs de niveauyes (count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 48 chips on a chain; the break is the chip immediately after the last detected chip (open/short chip stops forwarding the daisy-chain signals; all downstream chips go invisible).

Confiance : medium. The entire S17/T17 generation (S17, S17 Pro, T17) uses the 7nm BM1397 — NOT BM1393, which is a named-only inferred S9j variant (bible-facts.md error #9, corrected 2026-06-12). Board figures are the Bible S17 reference; the T17 shares the platform but its model-specific chip count is not separately enumerated.

Source : HASHBOARD_DIAGNOSTICS.md §1.2, §2.2, §3.5; PSU_PROTOCOL_BIBLE.md §1 (APW9 → S17/S17 Pro/T17)

Antminer S17+ / T17+ BM1397

S17+ (BM1397 generation) · Bitmain

Puces par carte48
Cartes par unité3
Total de puces par unité144
Domaines de tension/carte12
Puces par domaine4
Rail par DOMAINE (V)unverified (the sibling S17 BM1397 board runs 1.55V per domain; the BM1397 board rail is not separately enumerated in the Bible)
Sortie boost (V)unverified (APW9+ supplies 14.5–21V directly; no discrete boost stage documented)
PIC présentyes
Référence PICunverified (PIC removed only at the BM1368/S21 generation, so the BM1397 board still carries one; refdes not enumerated)
Référence EEPROMunverified
Capteurs de températureunverified
Quartz25 MHz (Y1)
Alimentation d'origineAPW9+
Convertisseurs de niveauyes (3.3V↔chip-level UART at the board interface; cross-domain shifters arrived at the S21 generation; count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 48 chips on a chain; the break is the chip immediately after the last detected chip (a dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO; all downstream chips go invisible).

Confiance : medium-high. 48 chips/board is the Bible's S17+ power-profile census (3 chains × 48); 12 domains is the Bible's BM1397 chip-generation figure; chips-per-domain is the exact division of the two (48 ÷ 12 = 4). The T17+ shares the BM1397 platform but its chip count is not separately enumerated in the Bible.

Source : HASHBOARD_DIAGNOSTICS.md §1.2 (BM1397 → S17/S17 Pro/T17/S17+/T17+, 12 domains; the S17e/T17e are BM1396), §3.4, §3.5; POWER_PROFILES_CATALOG.md §3.2 (S17+ = 3 chains × 48 chips); PSU_PROTOCOL_BIBLE.md §1 (APW9+ → S17+/S17e/T17+/T17e)

Antminer S19 BM1398

S19 (BM1398 generation) · Bitmain

Puces par carte76
Cartes par unité3
Total de puces par unité228
Domaines de tension/carte38
Puces par domaine2
Rail par DOMAINE (V)0.36
Sortie boost (V)19 (14V boost input → 19V; LDO chain 19V → 1.8V → 0.8V per domain)
PIC présentyes
Référence PICU3 (PIC16F1704)
Référence EEPROMU5
Capteurs de température4 (U4, U6, U7, U8)
Quartz25 MHz (Y1)
Alimentation d'origineAPW12
Convertisseurs de niveauU1, U2 (2)

Signature de rupture de chaîne : Fixture reports fewer than 76 chips on a chain; the break is the chip immediately after the last detected chip (e.g. 29 of 76 detected → fault at chip 30). A dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO.

Confiance : high

Source : HASHBOARD_DIAGNOSTICS.md §1.3, §2.2, §3.5, §12.1

Antminer S19 Pro BM1398

S19 (BM1398 generation) · Bitmain

Puces par carte114
Cartes par unité3
Total de puces par unité342
Domaines de tension/carte38
Puces par domaine3
Rail par DOMAINE (V)0.32
Sortie boost (V)20 (12.6V → 20V via Q9; domains 38–32 LDO off the 19V boost, domains 31–1 LDO off VDD12.6V → 1.8V)
PIC présentyes
Référence PICU6 (PIC16F1704)
Référence EEPROMU10
Capteurs de température4 (U5, U7, U8, U9)
Quartz25 MHz (Y1)
Alimentation d'origineAPW12
Convertisseurs de niveauU1, U2 (2)

Signature de rupture de chaîne : Fixture reports fewer than 114 chips on a chain; the break is the chip immediately after the last detected chip. A dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO; all downstream chips go invisible.

Confiance : high

Source : HASHBOARD_DIAGNOSTICS.md §1.3, §2.2, §3.5, §12.1

Antminer S19j Pro BM1362

S19j (BM1362) · Bitmain

Puces par carte126
Cartes par unité3
Total de puces par unité378
Domaines de tension/carte42
Puces par domaine3
Rail par DOMAINE (V)0.30
Sortie boost (V)19
PIC présentyes
Référence PICunverified (present per §12.1; refdes not enumerated)
Référence EEPROMunverified (present per §12.1; refdes not enumerated)
Capteurs de température4 (refdes not enumerated)
Quartz25 MHz (Y1)
Alimentation d'origineAPW12
Convertisseurs de niveauU1, U2 (2)

Signature de rupture de chaîne : Fixture reports fewer than 126 chips on a chain; the break is the chip immediately after the last detected chip. A dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO.

Confiance : high on counts; medium on refdes

Source : EEPROM_TEMPLATE_ATLAS.md (BHB426xx=BM1362, firmware-verified) + HASHBOARD_DIAGNOSTICS.md §1.2, §2.2, §3.5, §12.1

Antminer S19 XP BM1366

S19 XP (BM1366 generation) · Bitmain

Puces par carte110
Cartes par unité3
Total de puces par unité330
Domaines de tension/carte11
Puces par domaine10
Rail par DOMAINE (V)~0.4
Sortie boost (V)19
PIC présentyes
Référence PICunverified (PIC microcontroller present as I2C slave managing the regulators; refdes not enumerated)
Référence EEPROMunverified (EEPROM present, stores board identity; refdes not enumerated)
Capteurs de températureunverified (TMP75 I2C temp sensor present; exact count not enumerated, §12.1 notes 2+ sensors)
Quartz25 MHz (Y1)
Alimentation d'origineAPW12 / APW171215
Convertisseurs de niveauyes (3.3V↔1.8V for UART; count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 110 chips on a chain; the break is the chip immediately after the last detected chip. A dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO; all downstream chips go invisible.

Confiance : medium. Domain count 11 × 10 chips/domain is from ANTMINER_ARCHITECTURE (S19 XP hash board); HASHBOARD_DIAGNOSTICS §12.1 lists the S19 XP domain split as 'Varies'.

Source : ANTMINER_ARCHITECTURE.md (S19 XP Hash Board); HASHBOARD_DIAGNOSTICS.md §1.2, §3.5, §12.1

Antminer S21 / T21 BM1368

S21 (BM1368 generation) · Bitmain

Puces par carte108
Cartes par unité3
Total de puces par unité324
Domaines de tension/carte12
Puces par domaine9
Rail par DOMAINE (V)~1.2
Sortie boost (V)~25 (VDD_IN → ~25V via U206; domains 1–10 use 3 LDOs each to 1.2V/0.8V, domains 11–12 use MP2019 bucks U166/U200 → 2V → LDOs)
PIC présentno
Référence PICn/a (PIC removed at the BM1368 generation)
Référence EEPROMU6
Capteurs de température2 (U5 inlet, U7 outlet)
Quartz25 MHz (Y1)
Alimentation d'origineAPW171215a
Convertisseurs de niveau11 units

Signature de rupture de chaîne : Fixture reports fewer than 108 chips on a chain (e.g. 29 of 108 detected → fault at chip 30). A dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO; all downstream chips go invisible.

Confiance : high. Figures are the Bible's S21/T21 BM1368 reference; the T21 shares the BM1368 hash-board platform.

Source : HASHBOARD_DIAGNOSTICS.md §1.3, §2.2, §3.5, §12.2; ANTMINER_ARCHITECTURE.md (S21 hash board)

Antminer S21 Pro BM1370

S21 (BM1370 generation) · Bitmain

Puces par carteunverified (§12.2 lists 'Varies')
Cartes par unité3
Total de puces par unitéunverified
Domaines de tension/carteunverified (§12.2 lists 'Varies')
Puces par domaineunverified (§12.2 lists 'Varies')
Rail par DOMAINE (V)~1.0
Sortie boost (V)~21
PIC présentno
Référence PICn/a (PIC removed at the BM1368/BM1370 generation)
Référence EEPROMunverified (EEPROM present; refdes not enumerated)
Capteurs de températureunverified (multiple sensors; count not enumerated)
Quartz25 MHz (Y1)
Alimentation d'origineAPW171215a
Convertisseurs de niveau12+ units

Signature de rupture de chaîne : Fixture reports fewer chips than the chain expects; the break is the chip immediately after the last detected chip. A dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO.

Confiance : medium-low. The Bible records the S21 Pro chip/domain counts as 'Varies'; per-domain rail ~1.0V, boost ~21V and the BM1370 chip are grounded.

Source : HASHBOARD_DIAGNOSTICS.md §1.2, §3.5, §12.2

Antminer S21 XP BM1370

S21 XP (BM1370 generation) · Bitmain

Puces par carte91
Cartes par unité3
Total de puces par unité273
Domaines de tension/carte13
Puces par domaine7
Rail par DOMAINE (V)~1.04
Sortie boost (V)~21 (domains 1–11 use 1.2V/0.8V LDOs ×3 per domain, domains 12–13 use MP2019 bucks U146/U202 → 2.5V → LDOs)
PIC présentno
Référence PICn/a (PIC removed at the BM1368/BM1370 generation)
Référence EEPROMunverified (EEPROM present; refdes not enumerated)
Capteurs de températureunverified (U19 4-way I2C switch; U20, U22 isolation ICs — discrete temp-sensor count not enumerated)
Quartz25 MHz (Y1)
Alimentation d'origineAPW171215a
Convertisseurs de niveau12 (U1–U12)

Signature de rupture de chaîne : Fixture reports fewer than 91 chips on a chain; the break is the chip immediately after the last detected chip. A dead/open chip stops forwarding CI/CO, CLK, RST and BI/BO; all downstream chips go invisible.

Confiance : high

Source : HASHBOARD_DIAGNOSTICS.md §1.3, §2.2, §3.5, §12.2; ANTMINER_ARCHITECTURE.md (S21 XP hash board)

Antminer L3+ BM1485

L3+ (BM1485, Scrypt/Litecoin) · Bitmain

Puces par carte72
Cartes par unité4
Total de puces par unité288
Domaines de tension/carte12
Puces par domaine6
Rail par DOMAINE (V)0.80
Sortie boost (V)unverified (no discrete boost stage documented; the 12 domains stack in series to ~9.6V from the ~12V PSU rail)
PIC présentyes
Référence PICunverified (PIC16F1704, one per hashboard at I2C 0x55 per the BM1485 protocol bible — same family as the S9; the stock init path drives chain reset/plug-detect via BeagleBone GPIO; refdes not enumerated)
Référence EEPROMunverified (hashboard identity EEPROM at I2C 0x50, one per chain; refdes not enumerated)
Capteurs de températureunverified
Quartz25 MHz (the BM1485 baud/PLL reference clock; board refdes not enumerated)
Alimentation d'origineAPW7
Convertisseurs de niveauyes (the RST chain passes through a level shifter from the BeagleBone control board; count unverified)

Signature de rupture de chaîne : Fixture reports fewer than 72 chips on a chain; the break is the chip immediately after the last detected chip (a dead/open chip stops forwarding the daisy-chain signals; all downstream chips go invisible). Note: the L3+ runs 4 hash boards, not 3.

Confiance : high on chip/domain structure, board count and PSU (Bible §2.2 + the BM1485 protocol bible, source-verified); medium on component refdes (not enumerated)

Source : HASHBOARD_DIAGNOSTICS.md §2.2, §3.5; BM1485 protocol bible (L3+ = BeagleBone Black + 4 hashboards × 72 BM1485; PIC16F1704 @ I2C 0x55; core 0.6–0.8V); PSU_PROTOCOL_BIBLE.md §1 (APW7 → L3+)

Antminer L7 BM1489

L7 (BM1489, Scrypt/Litecoin) · Bitmain

Puces par carte120
Cartes par unité4
Total de puces par unité480
Domaines de tension/carteunverified (domain split not enumerated in the Bible for the L7)
Puces par domaineunverified
Rail par DOMAINE (V)unverified (BM1489 core runs ~0.6V per the Bible — lower than the BM1485's 0.8V on its newer process; the board's domain rail is not enumerated)
Sortie boost (V)unverified
PIC présentunverified (the Bible lists the L7 hashboard controller as TBD — a different scheme from the S9-family PIC; the control board is Zynq-based)
Référence PICunverified
Référence EEPROMunverified (hashboard identity EEPROM at I2C 0x50 carrying BHB285xx/286xx/287xx board templates, firmware-verified; refdes not enumerated)
Capteurs de températureunverified
Quartzdual 25 MHz crystals — Y1 (chips 1–60), Y2 (chips 61–120)
Alimentation d'origineAPW12 (1417, 14–17V)
Convertisseurs de niveauunverified

Signature de rupture de chaîne : Fixture reports fewer than 120 chips on a chain; the break is the chip immediately after the last detected chip. Note: the L7 runs 4 hash boards, not 3, and each chain is clocked by dual crystals (Y1 drives chips 1–60, Y2 drives chips 61–120).

Confiance : high on chip identity, chip/board counts, crystals and PSU (firmware-verified); low on the electrical topology (domain structure not enumerated in the Bible)

Source : HASHBOARD_DIAGNOSTICS.md §3.4 (L7 dual crystals), §3.5; BM1485/BM1489 protocol bible (L7 = Zynq + 4 hashboards × 120 BM1489, core ~0.6V); MASTER_CHIP_CATALOG.md + EEPROM_TEMPLATE_ATLAS.md (BM1489, BHB28xxx identity, firmware-verified); PSU_PROTOCOL_BIBLE.md §1 (APW12 1417 → L7)

La tension est par domaine de tension, jamais par puce (par puce = rail du domaine ÷ puces par domaine). Fondé sur la Mining Bible de D-Central (HASHBOARD_DIAGNOSTICS, ANTMINER_ARCHITECTURE, PSU_PROTOCOL_BIBLE) — une référence, pas une garantie ; les références de composants varient selon la révision de carte. À jumeler avec la référence des puces ASIC, les fiches de specs des puces ASIC, la référence des brochages d'alimentation et connecteurs et les hubs de modèles (S21, S19, S23). Carte morte ? Démarrer une réparation →

Produits, réparations et guides connexes

Dernière révision: 27 juillet 2026.